


P4コンパイラを使ってFPGAに 外部の検索エンジンIPを取り込んでみた

2020/10/22 @2020 P4ユーザー会

長瀬産業株式会社
New Value Creation Office
ネットワーク技術推進チーム【Axonerve プロジェクト】
リーダー 西沢正登

【開発協力】株式会社 iD 様

「P4（オープンソース言語）」で「データプレーン」を「プログラミング」できること



AxonerveTM

当社独自開発の「テーブルLook-Up エンジン」 = FPGA用IPコア
【特長】 * 固定レイテンシ * 高スループット * 大規模エントリ



テーブル参照機能

- Exact Match
- Masked Match (TCAM)
- Longest-Prefix-Match

ネットワーク機能

- **NAT**、ロードバランサ、セッション管理
- ACL、QoS
- ルーティング


レイテンシ/スループット測定



Packet Generator & Monitor
SPIRENT TestCenter


QSFP Cable x 2 (10G x8)

Key 情報のエントリ



NAT on Intel® FPGA PAC N3000
搭載サーバー

Intel® FPGA PAC N3000 Card



P4コンパイラを使った検索エンジンIPのFPGA取り込み



ヘッダ解析(Parser)
変更・転送(Action)

P4ソース(P4_14)

テーブル参照 (Match)

外部検索エンジンIP使用に修正



ソースコード

P4コンパイル



ネットリスト

FPGAデザイン



ネットリスト(w/端子情報) は
汎用インタフェース (Avalon-ST) のため
デザインへの取り込みが容易


NAT
(ネットワークアドレス変換)

172.16.0.1




80Gbps

192.168.11.1



PAC N3000



P4 + 検索エンジンIPを取り込んだデザインにて
NAT機能(スループット80Gbps)を実現

- P4_14 を使用し通常のテーブルに対して コンパイラ固有のpragmaを追加、外部インターフェースに切出した
 - ※ 今回はNetcope社のクラウドコンパイラを使用
- 外部IPでテーブル参照し、ワイヤーレートのスループット性能が出ることを確認
- P4_16 では、外部に出すためのexternがサポート。外部IP適用が容易になり、FPGAを使ってテーブル機能や参照規模の自由度が上がるとうれしい？
【期待を込めて……】